Los flip-flops son circuitos capaces de permanecer en uno de dos estados estables. Su funcionamiento es similar al de un relevador de enganche.
Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por tiempo indefinido.
El siguiente pulso de entrada lleva al flip-flop al estado opuesto, que también es estable.
Los dos estados opuestos se consideran estables porque es necesario aplicar un pulso de entrada para cambiar el nivel de la salida.
Por consiguiente, un flip-flop es un dispositivo biestable, similar en su operación a un circuito multivibrador biestable. La abreviatura para el flip-flop es FF.
Los flip-flops son importantes en circuitos lógicos porque presentan características de memoria.
Para cada pulso de entrada el circuito mantiene las condiciones de salida hasta la llegada del siguiente pulso de entrada. Debe notarse que las compuertas lógicas no tienen esta capacidad de memoria.
Flip-Flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos flip flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los cambios de estado coincidan con la transición del flanco negativo del pulso.
FLIP-FLOP JK MAESTRO-ESCLAVO
Flip-Flop disparado por flanco
Otro tipo de flip flop que sincroniza el cambio de estado durante la transición del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especifico ( threshold level), las entradas son aseguradas y el flip flop no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.
FLIP-FLOP D DISPARADO POR FLANCO POSITIVO
Algunos flip flops cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distinción entre unos y otros se indicará con la presencia o ausencia de una negación en la entrada de reloj como se muestra en la figura.
Parámetro de los Flip-Flops
Además de los parámetros característicos de la familia lógica a que pertenecen, como son niveles lógicos, fan-out., étc. Cabe destacar una serie de parámetros, más o menos normalizados, relativos a la temporización de las diferentes señales que intervienen en la conmutación de los flip-flops. De ellos cabe destacar los siguientes:
1. Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar.
2. Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar.
3. Frecuencia máxima de reloj. Es la frecuencia máxima admisible de la señal de reloj que garantiza el fabricante.
4. Duración del tiempo alto de reloj. Es el tiempo mínimo que debe durar la parte alta del impulso de reloj.
5. Duración del tiempo bajo de reloj. Es el tiempo mínimo que debe durar la parte baja del impulso de reloj.
6. Tiempo bajo de PRESET Y CLEAR. Es el tiempo mínimo que debe activarse las entradas asíncronas para garantizar su funcionamiento.
7. Tiempo de retardo o propagación. Es el tiempo que transcurre desde el flanco activo del reloj que produce la conmutación y el momento en que ésta tiene lugar.
Flip-Flop disparado por flanco negativo
Para el caso de los flip flops disparados por flanco positivo la diferencia es que el cambio de estado ocurre en la subida del pulso de reloj.
La diferencia básica entre flip flops disparados por flanco y los disparados por nivel, es que en los disparados por flanco los cambios se efectúan en el frente de bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor durante la duración del pulso, no se efectúan cambios hasta el siguiente pulso de reloj.
En los flip flops disparados por nivel en cambio el flip flop responde a los cambios de las entradas mientras el pulso de reloj está en 1.
En cuanto a la representación los flip flops disparados por nivel no poseen el símbolo > en la entrada de reloj.
Flip Flop tipo J K: flip flop universal
El flip flop JK puede considerarse como el flip flop universal puesto que puede configurarse para obtener los demás flip-flops. En el cuadro a continuación se muestra el equivalente de cada uno de lo tipos de flip flop en función del J K.
Los sistemas digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una señal denominada reloj o clock. Esta señal de reloj consiste en una serie de pulsos rectangulares o cuadrados como se muestra en la figura.
Denominaremos periodo al tiempo entre transiciones sucesivas en la misma dirección, esto es entre dos flancos de subida o entre dos flancos de bajada. La transición de estado en los circuitos secuénciales síncronos se efectúan en el momento en el que el reloj hace una transición entre 0 y 1 (flanco de subida) o entre 1 y 0 (flanco de bajada). Entre pulsos sucesivos de reloj no se efectúan cambios.
El inverso del periodo es lo que denominamos la frecuencia del reloj.
El ancho del pulso de reloj es el tiempo durante el cual la señal de reloj está en 1.
En el análisis anterior sobre el latch SC podemos ver que es un circuito asíncrono, ya que el estado cambia en cualquier momento que cambiemos las entradas y no sincronizado con un pulso de reloj.
Hay dos maneras de arreglar esto. Una es la de que el estado cambie una vez que termine el ciclo de reloj, y otra es la que el cambio ocurra en los flancos de bajada o de subida del pulso de reloj. Mas adelante se explicará como hacerlo.
En general se llama latch al circuito que sea asíncrono y transparente, y Flip-Flop a los que sean síncronos y no transparentes.
1. Asíncrono: las salidas cambian independientemente del reloj .
2. Transparente: las salidas cambian inmediatamente en respuesta a un cambio en las entradas.
3. Síncrono: las salidas cambian en los flancos de subida o bajada del pulso de reloj.
4. No transparente: durante la duración del pulso de reloj, los cambios en las entradas no se reflejan en las salidas.
Como vimos anteriormente el FF SC presenta un problema con el estado 11. Existen otras configuraciones que eliminan este estado prohibido.
Flip Flop tipo J K
Un flip flop JK es un refinamiento del flip flop SC, en el que se elimina el estado indeterminado. Para J=K=1 el estado futuro será igual al estado presente negado.
Flip Flop tipo D
El flip-flop tipo D mostrado en la figura es una modificación del FF SC. La entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. De esta forma tenemos que el estado futuro será igual al valor de la entrada D.
Flip Flop tipo T
Un flip flop tipo T se obtiene uniendo las dos entradas de un flip flop tipo JK. Si T=0 se mantendrá el estado, si T=1 el estado futuro será igual al complemento del estado presente.
Para todos los flip-flops anteriores la tabla característica describe el comportamiento del flip-flop mientras el reloj está en 1. Durante el periodo en el que el reloj está en 0, no hay cambios en las salidas. Se denominan flip flop disparados por nivel.
No es objetivo de este curso el análisis detallado del comportamiento interno de los flip flops. Solo se muestra la circuiteria interna como referencia. En lo futuro indicaremos los flip flops con su diagrama simplificado.
Entradas asíncronas
Los Flip-flops contenidos en los circuitos integrados a menudo proveen unas entradas adicionales para fijar en el estado 1 o en el 0 al FF en cualquier momento de forma asíncrona, sin importar las condiciones presentes en las otras entradas. Esta entradas son normalmente llamadas SET o PRESET (para fijar en 1) o CLEAR (para fijar en 0).
Son útiles para colocar los flip-flops en un estado inicial, antes de comenzar con su funcionamiento de forma síncrona, sin la necesidad de utilizar un pulso de reloj. Por ejemplo, después de encender un sistema digital, el estado inicial de los flip-flop es indeterminado. Activando la entrada de clear, se inicializan en cero, y luego se comienza con el funcionamiento normal.
La figura muestra un flip-flop con las entradas adicionales mencionadas. Para efecto de este curso y para simplificar los diagramas, a menudo se obviará la inclusión de estas entradas adicionales, si no son necesarias.
Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO(0) .
En las tablas de especificaciones de los circuitos integrados se incluyen tablas que indican en cada caso la forma de funcionamiento. En el caso que se muestra, al aplicar un 0 en la entrada de clear el flip-flop se fijará en 0.